El Analizador lógico es un instrumento de prueba electrónico dedicado a capturar, analizar y mostrar señales digitales. A diferencia de los osciladores que procesan principalmente señales analógicas, al convertir las señales eléctricas en secuencias lógicas de alto / bajo nivel (0 / 1), se ayuda a los ingenieros a localizar rápidamente errores de tiempo, violaciones de Protocolo o fallas lógicas en circuitos digitales. El siguiente es un análisis detallado de sus funciones básicas, principios de funcionamiento y escenarios de aplicación:

I. función central: "escaneo holográfico" de señales digitales

Captura simultánea multicanal: puede monitorear decenas o incluso cientos de señales digitales al mismo tiempo (como autobuses de datos de 32 bits, autobuses de dirección, señales de control) y asegurarse de que todos los tiempos de muestreo de canales estén estrictamente sincronizados (el error suele ser inferior a 1 ns).

Decodificación de protocolos y análisis de autobuses: un motor de decodificación con protocolos digitales comunes incorporados, que puede convertir flujos de datos binarios en formatos legibles (como caracteres ascii, direcciones de registro, valores de datos).

Detección de infracciones temporales: detección automática de infracciones de tiempo de establecimiento (tiempo de configuración), tiempo de retención (tiempo de retención) en señales digitales, o irregularidades como Burr (glitch), carrera condición, etc.

Análisis de la máquina de Estado y la cobertura de código: verificar si la lógica de diseño cumple con las expectativas registrando la secuencia de cambio de Estado de la señal digital y deduciendo el comportamiento de la máquina de Estado del hardware o software.

II. cómo funciona el analizador lógico: la conversión de la señal a la lógica

Comparación de umbrales: compara el voltaje analógico ingresado con un umbral de nivel lógico preestablecido (como 0,8v / 2,4v del nivel ttl) y emite un nivel alto (1) o bajo (0).

Retención de muestreo: discretizar la señal de acuerdo con la tasa de muestreo preestablecida (como 100ms / s) y registrar el valor lógico de cada punto de muestreo.

Amortiguador de almacenamiento: guardar los datos de muestreo en un amortiguador circular o fifo, admitiendo almacenamiento profundo (como muestras / canales 1m) para capturar eventos de tiempo largo.

Condiciones de activación: soporte de activación de borde (borde ascendente / borde descendente), activación de palabra (modo lógico específico, como 0x55aa), activación de secuencia (combinación de múltiples condiciones), etc.

Posición de activación: se puede establecer el punto de activación al principio, medio o final de los datos de muestreo, y localizar con flexibilidad el momento del evento.

Vista de forma de onda: tomando la línea de tiempo como eje transversal, muestra los cambios en los valores lógicos de cada canal (1 en el nivel alto y 0 en el nivel bajo).

Vista de lista: lista el Estado lógico de todos los canales por marca de tiempo, lo que facilita el análisis de la relación de tiempo línea a línea.

Vista de decodificación de bus: combina señales multicanal en datos de bus y superpone los resultados del análisis del Protocolo (como la posición inicial, la posición de datos y la posición de parada de uart).